Updating pin_map for teensy3/3.1
This commit is contained in:
parent
74e38e0797
commit
705050b74e
@ -2,37 +2,37 @@
|
|||||||
// ----------------------------------
|
// ----------------------------------
|
||||||
// 0 B16 RX1
|
// 0 B16 RX1
|
||||||
// 1 B17 TX1
|
// 1 B17 TX1
|
||||||
// 2 D0
|
// 2 D0 PCS0
|
||||||
// 3 A12 FTM1_CH0 PWM (CAN TX - Teensy 3.1)
|
// 3 A12 FTM1_CH0 PWM (CAN TX - Teensy 3.1) I2S_TXD0
|
||||||
// 4 A13 FTM1_CH1 PWM (CAN RX - Teensy 3.1)
|
// 4 A13 FTM1_CH1 PWM (CAN RX - Teensy 3.1) I2S_TX_FS
|
||||||
// 5 D7 FTM0_CH7 PWM
|
// 5 D7 FTM0_CH7 PWM
|
||||||
// 6 D4 FTM0_CH4 PWM
|
// 6 D4 FTM0_CH4 PWM PCS1
|
||||||
// 7 D2 RX3
|
// 7 D2 RX3 SOUT0
|
||||||
// 8 D3 TX3
|
// 8 D3 TX3 SIN0
|
||||||
// 9 C3 FTM0_CH2 RX2 PWM
|
// 9 C3 FTM0_CH2 RX2 PWM PCS1 I2S_TX_BCLK
|
||||||
// 10 C4 FTM0_CH3 TX2 PWM CS
|
// 10 C4 FTM0_CH3 TX2 PWM PCS0
|
||||||
// 11 C6 DOUT
|
// 11 C6 SOUT0 I2S_RX_BCLK I2S_MCLK
|
||||||
// 12 C7 DIN
|
// 12 C7 SIN0 I2S_RX_FS
|
||||||
// 13 C5 LED SCK
|
// 13 C5 LED SCK0 I2S_RXD0
|
||||||
// 14 D1
|
// 14 D1 SCK0
|
||||||
// 15 C0
|
// 15 C0
|
||||||
// 16 B0 (FTM1_CH0)
|
// 16 B0 (FTM1_CH0)
|
||||||
// 17 B1 (FTM1_CH1)
|
// 17 B1 (FTM1_CH1)
|
||||||
// 18 B3 SDA0
|
// 18 B3 SDA0
|
||||||
// 19 B2 SCL0
|
// 19 B2 SCL0
|
||||||
// 20 D5 FTM0_CH5 PWM
|
// 20 D5 FTM0_CH5 PWM PCS2
|
||||||
// 21 D6 FTM0_CH6 PWM
|
// 21 D6 FTM0_CH6 PWM PCS3
|
||||||
// 22 C1 FTM0_CH0 PWM
|
// 22 C1 FTM0_CH0 PWM PCS3 I2S_TXD0
|
||||||
// 23 C2 FTM0_CH1 PWM
|
// 23 C2 FTM0_CH1 PWM PCS2 I2S_TX_FS
|
||||||
// 24 A5 (FTM0_CH2)
|
// 24 A5 (FTM0_CH2) I2S_TX_BCLK
|
||||||
// 25 B19 (PWM - Teensy 3.1)
|
// 25 B19 (PWM - Teensy 3.1) I2S_TX_FS
|
||||||
// 26 E1
|
// 26 E1
|
||||||
// 27 C9
|
// 27 C9 I2S_RX_BCLK
|
||||||
// 28 C8
|
// 28 C8 I2S_MCLK
|
||||||
// 29 C10 (SCL1 - Teensy 3.1)
|
// 29 C10 (SCL1 - Teensy 3.1) I2S_RX_FS
|
||||||
// 30 C11 (SDA1 - Teensy 3.1)
|
// 30 C11 (SDA1 - Teensy 3.1) I2S_RXD1
|
||||||
// 31 E0
|
// 31 E0
|
||||||
// 32 B18 (PWM - Teensy 3.1)
|
// 32 B18 (PWM - Teensy 3.1) I2S_TX_BCLK
|
||||||
// 33 A4 (FTM0_CH1)
|
// 33 A4 (FTM0_CH1)
|
||||||
// 34 analog only
|
// 34 analog only
|
||||||
// 35 analog only
|
// 35 analog only
|
||||||
@ -48,6 +48,9 @@
|
|||||||
// A2 FTM0_CH7 SWD Trace
|
// A2 FTM0_CH7 SWD Trace
|
||||||
// A3 FTM0_CH0 SWD Data
|
// A3 FTM0_CH0 SWD Data
|
||||||
|
|
||||||
|
// misc
|
||||||
|
C0 PCS4 I2S_TXD1
|
||||||
|
|
||||||
// Analog Channel Channel
|
// Analog Channel Channel
|
||||||
// Pin Pin Name ADC0 ADC1
|
// Pin Pin Name ADC0 ADC1
|
||||||
// -----------------------------------------
|
// -----------------------------------------
|
||||||
|
Reference in New Issue
Block a user